This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

平成 3-123252

冶本国特許庁(JP)

①実用新案出願公開

@ 公開実用新案公報 (U)

平3-125252

®Int. Cl. 5 識別記号 庁内整理番号 ❸公開 平成3年(1991)12月18日 G 01 N 27/414 27/00 G 01 J 1/44 6843-2 J 8117-2 G 7235-2 J 7235-2 J 7235-2 J J // G 01 J G 01 N 27/30 301 X P U 3 0 1 3 0 1 審査請求 未請求 請求項の数 1 (全 頁)

❷考案の名称 シート型電極用ISFETデバイス

> 願 平2-34530 ②実

②出 願 平2(1990)3月31日

⑫考 案 者 \blacksquare 京都府京都市南区吉祥院宮の東町2番地 株式会社堀場製

作所内 72)考 案 者 和/男

京都府京都市南区吉祥院官の東町 2番地 株式会社堀場製

作所内

创出 人 株式会社堀場製作所

京都府京都市南区吉祥院宮の東町 2番地 四代 理 弁理士 藤本 英夫

明細審

1. 考案の名称

シート型電極用ISFETデバイス

2. 実用新案登録請求の範囲・

シリコン基板上に、イオン応答部と、分離型I SFETを備えた集積化回路部と、前記シリコン 基板とイオン応答部との間の寄生容量を補償する 補正容量部とを設けたことを特徴とするシート型 電極用ISFETデバイス。

3. 考案の詳細な説明

〔産業上の利用分野〕

本考案は、シート型電極用ISFETデバイスに関する。

〔従来の技術〕

従来より、ISFETは基本的にはMOSFE Tの微小ゲート上のイオン応答物質を利用するた め、微小面積で計測できることを利点としてイオ ン測定用センサとして用いられている。

しかし、従来のISFETにおいては、MOS FETと応答膜は実質的に分離されていないので、



▶開実用平成 5-125252

MOSFETの製作プロセスと分離することが困 難であるといった欠点がある。

これに対して、例えば特開昭60-158348号公報に示されるように、ゲート面とイオン応答部とを、同じSi/SiOzの高絶縁層上で分離したモノリシック構造の分離型ISFETが提案されている。この公報に係る分離型ISFETは、上記欠点を解消すると共に、応答面積を任意に設計できるといった利点を有する。

〔考案が解決しようとする課題〕

しかしながら、前記公報に係る分離型ISFE Tは、その形状が筒状であり、複合電極の一体化、 MOSFETの温度特性、外部電極端子の取り出 し方法などを総合的に考慮した構成になっていな い。

そこで、分離型ISFETを用いて、第6図に示すようなシート型電極用ISFETデバイスを構成することが考えられる。

すなわち、第6図において、61はシリコン基板で、その上面に例えばnチャンネルのMOSFE



Tが形成されてドレイン62、ソース63が形成されている。64はドレイン62とソース63との間を接続するように設けられるSiO₂膜よりなるゲート65はこのゲート64から離れた位置に形成される厚さ3,000人以下のSiO₂膜、66はSiO₂膜65の上面に形成された導電部である。そして、67は導電部66の上面に載置される例えば直径が1~5㎜程度のイオン応答膜で、イオン応答部(測定電極)を構成している。なお、第6図においては図示していないが、イオン応答部と同一平面上に比較電極が形成してある。

上記構成のシート型電極においては、イオン応答膜67に使用する応答物質を適宜選択することにより、pHやNa・イオン濃度,K・イオン濃度などを測定することができる。

しかしながら、上記のようにイオン応答膜67を 比較的大径にした場合、その下方の導電部66の面 積もそれに応じて大きくなり、その結果、シリコ ン基板61と導電部66との間に寄生容量が発生して、 これが測定結果に少なからぬ悪影響を及ぼす。

公開実用平成 3-125252

本考案は、上述の事柄に留意してなされたもので、その目的とするところは、シリコン基板とイオン応答部との間の寄生容量を巧みに補償することにより、イオン濃度を精度よく測定することができるシート型電極用ISFETデバイスを提供することにある。

〔課題を解決するための手段〕

上述の目的を達成するため、本考案に係るシート型電極用ISFETデバイスは、シリコン基板上に、イオン応答部と、分離型ISFETを備えた集積化回路部と、前記シリコン基板とイオン応答部との間の寄生容量を補償する補正容量部とを設けた点に特徴がある。

· 〔作用〕

上記構成のシート型電極用ISFETデバイスによれば、シリコン基板とイオン応答部との間の寄生容量を巧みに補償することができる。

〔実施例〕

以下、本考案の実施例を図面に基づいて説明する。



第1図は本考案に係るシート型電極用ISFE Tデバイスの一例を示し、10㎜角のシリコン基板 1上に、例えば直径2㎜のイオン応答部2と、分離型ISFETを備えた集積化回路部3と、0.1 インチ(約 2.5㎜)ピッチで配列された4つの端子 4とが設けられると共に、補正容量部5が設けられている。6は集積化回路部3と、イオン応答部 2、端子4および補正容量部5との間ををそれぞれ接続する配線で、例えばA ℓ線よりなる。7は 予備用のISFETまたは集積化回路部で、前記 集積化回路部3と同様に構成されており、その予備となるものである。

そして、イオン応答部2は第6図における符号 67で示すものと同様の構造を備えており、例えば p H 応答膜は、応答物質としてのトリーnードデ シルアミンと、ポリ塩化ビニルと、可塑剤とと、ポリ塩化ビニルと、可塑剤としてのテトラヒドロフランに溶かして れをスピナーでコートして形成した。なおとして してないが、イオン応答部2の下部電極はPt. 2r, Rh, Auなどの貴金属をスパッタして形



成してある。

また、集積化回路部3はISFETとMOSのインバータ回路との作動増幅回路ですべてエンハンスメント型で構成されており、第2図および第3図はその構成例を示すもので、第2図は分離型ISFET一集積回路の例をそれぞれ示す。なお、両図において、8はMOS、9は分離ISFETである。

上記構成よりなるシート型電極用ISFETデバイスDにおいては、シリコン基板1とイオン応答部2との間に寄生容量が生じたとしても、補正容量部5がこれを減殺するように補正し、従って、pH測定に際して誤差が生ずることがない。

そして、このようなシート型電極用ISFET デバイスDは、第4図および第5図に示すように、 PET(ポリエチレンテレフタール)多層基板10に 組み込まれて、pH測定用のシート型電極を構成 するが、シート型電極用ISFETデバイスD側 の端子4とPET多層基板10側のAgスクリーン



印刷による配線11とを対面させることにより、両者 D. 10の電気的接続を簡単に行うことができる。なお、第4図および第5図において、12は多孔質よりなる液絡部、13はゲル状内部液である。

本考案は上記実施例に限られるものではなく、イオン応答部2における応答物質を適宜選択することにより、Na・,K・など各種のイオン濃度を測定することができる。

〔考案の効果〕

以上説明したように、本考案によれば、シリコン基板とイオン応答部との間の寄生容量を巧みに補償することができ、イオン濃度を精度よく測定することができる。そして、シリコン基板上に、イオン応答部や端子などを従来のイオンセンサに比べてかなり大きな面積で構成することができ、従って、それらの間を接続し易くなり、生産性が向上される。

また、本考案においては、分離型 I S F E T を 用いているので、任意のセンサ(応答物質)からの 信号をインピーダンス変換することができ、従っ



公 月実用平成 3-25252

て、イオンセンサに限定されず、光、音、超音波、 紫外線、放射線、赤外線センサなどのデバイスに 適用することができ、さらにはバイオセンサなど にも適用できる。

4. 図面の簡単な説明


第1図〜第5図は本考案の一実施例を示し、第1図は本考案に係るシート型電極用ISFETデバイスの一例を示す平面図、第2図および第3図はそれぞれ集積化回路部の構成例を示す回路図、第4図および第5図は前記デバイスを組み込んだpH複合電極の平面図および断面図である。

第6図は本考案の基礎となったシート型電極用ISFETデバイスの構成を示す断面図である。
・1 …シリコン基板、2 …イオン応答部、3 …集 積化回路部、5 …補正容量部、9 …分離型ISF ET。

出願 入 株式会社 堀場製作所 代 理 人 弁理士 藤本英夫



第 1 図



1 …シリコン基板

2 …イオン応答部


3 …集積化回路部

5 …補正容量部

655 実開3-125252


代理人 弁理士 藤 本 英 夫

2 図 無



9…分離間18FET


第 3 図




656 実開3 195252 代理人 弁理士 藤 本 英 夫

4 開実用平成 3- 25252

第 4 図




第 5 図



実開3-125252⁶⁵⁷ 代理人 弁理士 藤 本 英 夫

第 6 図



658 p服3 120252

代理人 弁理士 藤 本 英 夫